دانلود کتاب A Practical Guide for SystemVerilog Assertions

49,000 تومان

راهنمای عملی برای اظهارات SystemVerilog


نوع کالا کتاب الکترونیکی
ناشر Springer
تعداد صفحه 334
حجم فایل 11 مگابایت
کد کتاب 0387260498,9780387260495
نوبت چاپ 1
نویسنده
زبانانگلیسی
فرمتPDF
سال انتشار2005
مطلب پیشنهادی: با پول کتاب در ایران چی میشه خرید؟
در صورت نیاز به تبدیل فایل به فرمت‌های PDF، EPUB، AZW3، MOBI و یا DJVU می‌توانید به پشتیبان اطلاع دهید تا در صورت امکان، فایل مورد نظر را تبدیل نمایند. سایت بَلیان دارای تخفیف پلکانی است، یعنی با افزودن کتاب بیشتر به سبدخرید، قیمت آن برای شما کاهش می‌یابد. جهت مشاهده درصد تخفیف‌ها بر روی «جدول تخفیف پلکانی» در پایین کلیک نمایید. جهت یافتن سایر کتاب‌های مشابه، از منو جستجو در بالای سایت استفاده نمایید.
شما می‌توانید با هر 1000 تومان خرید، ۱ شانس شرکت در قرعه‌کشی کتابخانه دیجیتال بلیان دریافت کنید و شانس خود را برای برنده شدن جوایز هیجان انگیز امتحان کنید. «شرایط شرکت در قرعه‌کشی»

جدول کد تخفیف

با افزودن چه تعداد کتاب به سبد‌خرید، چند‌ درصد تخفیف شامل آن خواهد شد؟ در این جدول پاسخ این سوال را خواهید یافت. برای مثال: اگر بین ۳ الی ۵ کتاب را در سبد خرید خود قرار دهید، ۲۵ درصد تخفیف شامل سبد‌خرید شما خواهد شد.
تعداد کتاب درصد تخفیف قیمت کتاب
1 بدون تخفیف 25,000 تومان
2 20 درصد 20,000 تومان
3 الی 5 25 درصد 18,750 تومان
6 الی 10 30 درصد 17,500 تومان
11 الی 20 35 درصد 16,250 تومان
21 الی 30 40 درصد 15,000 تومان
31 الی 40 45 درصد 13,750 تومان
41 الی 50 50 درصد 12,500 تومان
51 الی 70 55 درصد 11,250 تومان
71 الی 100 60 درصد 10,000 تومان
101 الی 150 65 درصد 8,750 تومان
151 الی 200 70 درصد 7,500 تومان
201 الی 300 75 درصد 6,250 تومان
301 الی 500 80 درصد 5,000 تومان
501 الی 1000 85 درصد 3,750 تومان
1001 الی 10000 90 درصد 2,500 تومان
توضیحات

ترجمه فارسی توضیحات (ترجمه ماشینی)

راهنمای عملی برای اظهارات SystemVerilog

زبان SystemVerilog از سه حوزه بسیار خاص ساختار تشکیل شده است – طراحی، ادعاها و تست بنچ. ادعاها بعد کاملاً جدیدی به فرآیند تأیید ASIC اضافه می کنند. ادعاها راه بهتری برای انجام راستی‌آزمایی فعالانه ارائه می‌دهند. به طور سنتی، مهندسان به نوشتن میزهای تست وریلوگ که به شبیه سازی طراحی آنها کمک می کند، عادت دارند. Verilog یک زبان رویه‌ای است و توانایی‌های بسیار محدودی برای مدیریت مجموعه‌های Asic ساخته شده امروزی دارد. اظهارات SystemVerilog (SVA) یک زبان اعلامی و زمانی است که کنترل عالی بر زمان و موازی سازی را فراهم می کند. این ابزار بسیار قوی برای طراحان برای حل مشکلات تأیید آنها فراهم می کند. در حالی که زبان یکپارچه ساخته شده است، تفکر در مقایسه با زبان استاندارد Verilog از دیدگاه کاربر بسیار متفاوت است. این مفهوم هنوز بسیار جدید است و تخصص کافی در این زمینه برای اتخاذ این روش و موفقیت وجود ندارد. در حالی که زبان به خوبی تعریف شده است، هیچ راهنمای عملی وجود ندارد که نشان دهد چگونه از زبان برای حل مشکلات راستی‌آزمایی واقعی استفاده کنید. این کتاب راهنمای عملی خواهد بود که به مردم در درک این روش جدید کمک می کند.

A Practical Guide for SystemVerilog Assertions

SystemVerilog language consists of three very specific areas of constructs – design, assertions and testbench. Assertions add a whole new dimension to the ASIC verification process. Assertions provide a better way to do verification proactively. Traditionally, engineers are used to writing verilog test benches that help simulate their design. Verilog is a procedural language and is very limited in capabilities to handle the complex Asic’s built today. SystemVerilog assertions (SVA) are a declarative and temporal language that provides excellent control over time and parallelism. This provides the designers a very strong tool to solve their verification problems. While the language is built solid, the thinking is very different from the user’s perspective when compared to standard verilog language. The concept is still very new and there is not enough expertise in the field to adopt this methodology and be successful. While the language has been defined very well, there is no practical guide that shows how to use the language to solve real verification problems. This book will be the practical guide that will help people to understand this new methodology.

نظرات (0)

نقد و بررسی‌ها

هنوز بررسی‌ای ثبت نشده است.

اولین کسی باشید که دیدگاهی می نویسد “دانلود کتاب A Practical Guide for SystemVerilog Assertions”