دانلود کتاب Advanced Formal Verification

ترجمه فارسی توضیحات (ترجمه ماشینی)

تایید رسمی پیشرفته

مدارهای مدرن ممکن است حاوی چند صد میلیون ترانزیستور باشند. در این میان، مشاهده شده است که تأیید به گلوگاه اصلی در جریان‌های طراحی تبدیل می‌شود، یعنی تا 80 درصد از هزینه‌های کلی طراحی به دلیل تأیید است. این یکی از دلایلی است که چرا چندین روش به عنوان جایگزینی برای شبیه سازی کلاسیک پیشنهاد شده است. شبیه سازی به تنهایی نمی تواند پوشش کافی طراحی را تضمین کند که منجر به اشکالاتی می شود که ممکن است شناسایی نشده باقی بمانند. به عنوان جایگزین، تکنیک های تایید رسمی پیشنهاد شده است. به جای شبیه سازی یک طرح، صحت آن با تکنیک های رسمی ثابت می شود. حوزه های مختلفی وجود دارد که می توان از این رویکردها استفاده کرد: بررسی هم ارزی، بررسی اموال یا شبیه سازی نمادین. این روش‌ها با موفقیت در بسیاری از پروژه‌های صنعتی به کار گرفته شده و در زمینه‌های مختلف به تکنیک پیشرفته تبدیل شده‌اند. با این حال، استقرار ابزارهای موجود در پروژه های دنیای واقعی نیز ضعف ها و مشکلات تکنیک های تأیید رسمی را نشان داد. این امر انگیزه های انگیزشی را برای توسعه دهندگان ابزار و محققان ایجاد کرد. تأیید رسمی پیشرفته آخرین پیشرفت ها در حوزه تأیید را از دیدگاه کاربر و توسعه دهنده نشان می دهد. کارشناسان برجسته جهان، روش‌های اساسی ابزارهای راستی‌آزمایی امروزی را توصیف می‌کنند و سناریوهای مختلفی را از عملکرد صنعتی توصیف می‌کنند. در بخش اول کتاب به تکنیک های اصلی ابزارهای تأیید رسمی امروزی، مانند SAT و BDD پرداخته شده است. علاوه بر این، ضریب هایی که به سختی شناخته شده اند، مورد مطالعه قرار می گیرند. بخش دوم بینشی در مورد ابزارهای حرفه ای و روش های اساسی، مانند بررسی اموال و تأیید مبتنی بر ادعا می دهد. در نهایت، اجزای آنالوگ باید در نظر گرفته شوند تا با سیستم کامل بر روی طرح‌های تراشه کنار بیایند. در این کتاب، آخرین فناوری در بسیاری از زمینه‌های مهم تأیید رسمی توضیح داده شده است. علاوه بر شرح آخرین نتایج تحقیقاتی، به مشکلات باز و حوزه های چالش برانگیز تحقیقاتی پرداخته شده است. به همین دلیل، این کتاب برای توسعه دهندگان و محققان CAD در حوزه تأیید در نظر گرفته شده است، جایی که تکنیک های رسمی به یک فناوری اصلی برای طراحی موفق مدار و سیستم تبدیل می شوند. علاوه بر این، این کتاب یک مرجع عالی برای کاربران ابزارهای تأیید است تا درک بهتری از اصول داخلی به دست آورند و متعاقباً ابزارها را به بالاترین عملکرد هدایت کنند. در این زمینه، این کتاب به کسانی که در صنعت و دانشگاه هستند اختصاص داده شده است تا از آخرین تحولات در زمینه تأیید رسمی مطلع شوند.

Advanced Formal Verification

Modern circuits may contain up to several hundred million transistors. In the meantime it has been observed that verification becomes the major bottleneck in design flows, i.e. up to 80% of the overall design costs are due to verification. This is one of the reasons why several methods have been proposed as alternatives to classical simulation. Simulation alone cannot guarantee sufficient coverage of the design resulting in bugs that may remain undetected.As alternatives formal verification techniques have been proposed. Instead of simulating a design the correctness is proven by formal techniques. There are different areas where these approaches can be used: equivalence checking, property checking or symbolic simulation. These methods have been successfully applied in many industrial projects and have become the state-of-the-art technique in several fields. However, the deployment of the existing tools in real-world projects also showed the weaknesses and problems of formal verification techniques. This gave motivating impulses for tool developers and researchers.Advanced Formal Verification shows the latest developments in the verification domain from the perspectives of the user and the developer. World leading experts describe the underlying methods of today’s verification tools and describe various scenarios from industrial practice. In the first part of the book the core techniques of today’s formal verification tools, such as SAT and BDDs are addressed. In addition, multipliers, which are known to be difficult, are studied. The second part gives insight in professional tools and the underlying methodology, such as property checking and assertionbased verification. Finally, analog components have to be considered to cope with complete system on chip designs.In this book the state-of-the-art in many important fields of formal verification are described. Besides the description of the most recent research results, open problems and challenging research areas are addressed. Because of this, the book is intended for CAD developers and researchers in the verification domain, where formal techniques become a core technology to successful circuit and system design. Furthermore, the book is an excellent reference for users of verification tools in order to acquire a better understanding of the internal principles and subsequently drive the tools to the highest performance. In this context the book is dedicated to those in industry and academia to stay informed about the most recent developments in the field of formal verification.