دانلود کتاب Circuit Techniques for Low-Voltage and High-Speed A/D Converters

ترجمه فارسی توضیحات (ترجمه ماشینی)

تکنیک های مدار برای مبدل های A/D کم ولتاژ و سرعت بالا

دیجیتالی شدن روزافزون در همه حوزه های کاربردهای الکترونیک، از سیستم های مخابراتی گرفته تا لوازم الکترونیکی مصرفی، نیازمند مبدل های آنالوگ به دیجیتال (ADC) با نرخ نمونه برداری بالاتر، وضوح بالاتر و مصرف انرژی کمتر است. تکامل فناوری‌های مدار مجتمع تا حدی با ارائه دستگاه‌های سریع‌تر و امکان تحقق عملکردهای پیچیده‌تر در یک ناحیه سیلیکونی معین، به برآورده کردن این نیازها کمک می‌کند، اما همزمان چالش‌های جدیدی را به همراه دارد که مهمترین آنها کاهش ولتاژ تغذیه است. بر اساس تکنیک خازن سوئیچ شده (SC)، معماری خط لوله با موفقیت از ویژگی های فناوری CMOS در تحقق ADC های با وضوح بالا با سرعت بالا استفاده کرده است. تجزیه و تحلیل اثرات ولتاژ منبع تغذیه و مقیاس‌بندی فناوری بر مدارهای SC انجام شده است و نشان می‌دهد که حداقل برای چند نسل فناوری بعدی می‌توان مزایایی را انتظار داشت. تقویت کننده عملیاتی یک بلوک ساختمانی مرکزی در مدارهای SC است و بنابراین مقایسه ای از توپولوژی ها و قابلیت های ولتاژ پایین آنها ارائه می شود. به خوبی شناخته شده است که تکنیک SC در شکل استاندارد آن برای ولتاژهای تغذیه بسیار پایین مناسب نیست، عمدتاً به دلیل ولتاژ کنترل ناکافی سوئیچ. دو تغییر ولتاژ پایین مورد بررسی قرار می‌گیرند: راه‌اندازی سوئیچ و تکنیک opamp سوئیچ شده (SO). ساختارهای مدار بهبود یافته برای هر دو پیشنهاد شده است. دو نمونه اولیه ADC با استفاده از تکنیک SO ارائه شده است، در حالی که سوئیچ های بوت استرپ در سه نمونه اولیه دیگر استفاده می شوند. بخش جدایی ناپذیر یک ADC مدار نمونه گیری و نگه داشتن (S/H) جلویی است. در فرکانس‌های سیگنال بالا، خطی بودن آن عمدتاً توسط سوئیچ‌های مورد استفاده تعیین می‌شود. مروری بر معماری های S/H ارائه شده است، و خطی سازی سوئیچ با استفاده از بوت استرپینگ مورد مطالعه قرار گرفته و برای دو نمونه اولیه اعمال می شود. یکی دیگر از پارامترهای مهم، نمونه‌برداری از لرزش ساعت است که تجزیه و تحلیل می‌شود و سپس با تولید ساعت و بافر با طراحی دقیق، به حداقل می‌رسد. توان عملیاتی ADC ها را می توان با استفاده از موازی سازی افزایش داد. این در سطح مدار با تکنیک نمونه‌برداری دوگانه نشان داده می‌شود که برای مدارهای S/H و یک ADC خط لوله اعمال می‌شود. تجزیه و تحلیل غیر ایده آل در نمونه گیری دوگانه ارائه شده است. در سطح سیستم، موازی سازی در یک ADC در هم آمیخته زمانی استفاده می شود. عدم تطابق مسیرهای سیگنال موازی باعث ایجاد خطاهایی می‌شود که برای حذف آن‌ها یک مدار نمونه‌برداری غیرحساس انحراف زمان‌بندی و یک کالیبراسیون افست دیجیتال ایجاد می‌شود. روش‌های مدار برای مبدل‌های A/D کم ولتاژ و سرعت بالا در مجموع هفت نمونه اولیه را ارائه می‌کند: دو مدار S/H با نمونه‌برداری دوگانه، یک ADC با زمان، یک ADC خود کالیبره‌شده با نمونه‌برداری IF، یک DAC فرمان جریان. با یک deglitcher و دو ADC خط لوله که از تکنیک های SO استفاده می کنند. این تک نگاری مرجع مفیدی برای دانشگاهیان و متخصصان فعال در زمینه طراحی مدار آنالوگ و ارتباطات خواهد بود.

Circuit Techniques for Low-Voltage and High-Speed A/D Converters

The increasing digitalization in all spheres of electronics applications, from telecommunications systems to consumer electronics appliances, requires analog-to-digital converters (ADCs) with a higher sampling rate, higher resolution, and lower power consumption. The evolution of integrated circuit technologies partially helps in meeting these requirements by providing faster devices and allowing for the realization of more complex functions in a given silicon area, but simultaneously it brings new challenges, the most important of which is the decreasing supply voltage. Based on the switched capacitor (SC) technique, the pipelined architecture has most successfully exploited the features of CMOS technology in realizing high-speed high-resolution ADCs. An analysis of the effects of the supply voltage and technology scaling on SC circuits is carried out, and it shows that benefits can be expected at least for the next few technology generations. The operational amplifier is a central building block in SC circuits, and thus a comparison of the topologies and their low voltage capabilities is presented. It is well-known that the SC technique in its standard form is not suitable for very low supply voltages, mainly because of insufficient switch control voltage. Two low-voltage modifications are investigated: switch bootstrapping and the switched opamp (SO) technique. Improved circuit structures are proposed for both. Two ADC prototypes using the SO technique are presented, while bootstrapped switches are utilized in three other prototypes. An integral part of an ADC is the front-end sample-and-hold (S/H) circuit. At high signal frequencies its linearity is predominantly determined by the switches utilized. A review of S/H architectures is presented, and switch linearization by means of bootstrapping is studied and applied to two of the prototypes. Another important parameter is sampling clock jitter, which is analyzed and then minimized with carefully-designed clock generation and buffering. The throughput of ADCs can be increased by using parallelism. This is demonstrated on the circuit level with the double-sampling technique, which is applied to S/H circuits and a pipelined ADC. An analysis of nonidealities in double-sampling is presented. At the system level parallelism is utilized in a time-interleaved ADC. The mismatch of parallel signal paths produces errors, for the elimination of which a timing skew insensitive sampling circuit and a digital offset calibration are developed. Circuit Techniques for Low-Voltage and High-Speed A/D Converters presents a total of seven prototypes: two double-sampled S/H circuits, a time-interleaved ADC, an IF-sampling self-calibrated pipelined ADC, a current steering DAC with a deglitcher, and two pipelined ADCs employing the SO techniques. This monograph will prove to be a useful reference for both academics and professionals whom are active in the Analog Circuit Design and Communications field.