دانلود کتاب System-on-a-Chip Verification: Methodology and Techniques

ترجمه فارسی توضیحات (ترجمه ماشینی)

تأیید سیستم روی تراشه: روش‌شناسی و تکنیک‌ها

ترکیب عناصر قبلاً مجزا در یک تراشه تنها، مهندسان را با چالش‌هایی برای رویکردهای تأیید سنتی مواجه می‌کند. این راهنما مجموعه‌ای از ابزارها و تکنیک‌هایی را ارائه می‌کند که می‌توانند برای تأیید سیستم روی تراشه (SOC) و کاهش خطای طراحی استفاده شوند. نویسندگان، که برای سیستم‌های طراحی Cadence کار می‌کنند، از سطح سیستم عبور می‌کنند و تأیید، شبیه‌سازی، تأیید مشترک سخت‌افزار/نرم‌افزار، تأیید فهرست شبکه ایستا، و فناوری‌های تأیید فیزیکی را مسدود می‌کنند. توجه ویژه‌ای به تکنیک‌های جدیدتر شده است، مانند مهاجرت به میز آزمایش، بررسی مدل رسمی و معادل‌سازی، پرده‌بندی، و پوشش کدو مطالب با نمونه‌هایی بر اساس طرح بلوتوث SOC نشان داده شده‌اند.

System-on-a-Chip Verification: Methodology and Techniques

The combination of previously separate elements into one lone chip presents engineers with challenges to traditional verification approaches. This guide provides a series of tools and techniques that can be employed for system-on-chip (SOC) verification and design error reduction. The authors, who work for Cadence Design Systems, walk through system level and block verification, simulation, hardware/software co-verification, static netlist verification, and physical verification technologies. Particular attention is paid to newer techniquessuch as testbench migration, formal model and equivalence checking, linting, and code coverageand the material is illustrated by examples based on a Bluetooth SOC design.