دانلود کتاب Verilog Coding for Logic Synthesis
49,000 تومان
کدنویسی Verilog برای سنتز منطق
| موضوع اصلی | منطق |
|---|---|
| نوع کالا | کتاب الکترونیکی |
| ناشر | Wiley-Interscience |
| تعداد صفحه | 335 |
| حجم فایل | 3 مگابایت |
| کد کتاب | 0471429767,9780471429760 |
| نویسنده | Weng Fook Lee |
|---|---|
| زبان | انگلیسی |
| فرمت | DJVU |
| سال انتشار | 2003 |
جدول کد تخفیف
| تعداد کتاب | درصد تخفیف | قیمت کتاب |
| 1 | بدون تخفیف | 25,000 تومان |
| 2 | 20 درصد | 20,000 تومان |
| 3 الی 5 | 25 درصد | 18,750 تومان |
| 6 الی 10 | 30 درصد | 17,500 تومان |
| 11 الی 20 | 35 درصد | 16,250 تومان |
| 21 الی 30 | 40 درصد | 15,000 تومان |
| 31 الی 40 | 45 درصد | 13,750 تومان |
| 41 الی 50 | 50 درصد | 12,500 تومان |
| 51 الی 70 | 55 درصد | 11,250 تومان |
| 71 الی 100 | 60 درصد | 10,000 تومان |
| 101 الی 150 | 65 درصد | 8,750 تومان |
| 151 الی 200 | 70 درصد | 7,500 تومان |
| 201 الی 300 | 75 درصد | 6,250 تومان |
| 301 الی 500 | 80 درصد | 5,000 تومان |
| 501 الی 1000 | 85 درصد | 3,750 تومان |
| 1001 الی 10000 | 90 درصد | 2,500 تومان |
ترجمه فارسی توضیحات (ترجمه ماشینی)
کدنویسی Verilog برای سنتز منطق
یک رویکرد عملی برای طراحی Verilog و حل مسئله ارائه می دهد. * بخش عمده ای از کتاب به مشکلات طراحی عملی می پردازد که مهندسان طراح به طور روزانه آن را حل می کنند. * شامل بیش از 90 نمونه طراحی. * 3 نمونه طراحی در مقیاس کامل وجود دارد که شامل مشخصات، تعریف معماری، تعریف میکرومعماری، کدگذاری RTL، کدگذاری روی میز تست و تأیید است. * کتاب برای استفاده به عنوان کتاب درسی در بخش های EE که دوره های VLSI دارند مناسب است
Provides a practical approach to Verilog design and problem solving. * Bulk of the book deals with practical design problems that design engineers solve on a daily basis. * Includes over 90 design examples. * There are 3 full scale design examples that include specification, architectural definition, micro-architectural definition, RTL coding, testbench coding and verification. * Book is suitable for use as a textbook in EE departments that have VLSI courses

نقد و بررسیها
هنوز بررسیای ثبت نشده است.