دانلود کتاب Verilog Coding for Logic Synthesis

ترجمه فارسی توضیحات (ترجمه ماشینی)

کدنویسی Verilog برای سنتز منطق

این کتاب که هم برای دانشجویان و هم برای مهندسان شاغل مناسب است، نحو زبان توصیف سخت‌افزار Verilog را برای طراحی تراشه‌های مدار مجتمع ویژه برنامه (ASIC) تشریح می‌کند و شیوه‌های رایج و سبک کدنویسی مورد استفاده در هنگام کدنویسی برای سنتز را توصیف می‌کند. نیمه دوم کتاب کدگذاری Verilog را برای طراحی یک تایمر قابل برنامه ریزی و یک بلوک منطقی قابل برنامه ریزی برای رابط محیطی اعمال می کند. موضوعات شامل نظرات، انواع داده های Verilog، ابتدایی ها، تولید ساعت، عملگرهای Verilog و ماشین حالت است.

Verilog Coding for Logic Synthesis

Appropriate for both students and practicing engineers, this book outlines the syntax of the Verilog hardware description language for designing application-specific integrated circuit (ASIC) chips, and describes the common practices and coding style used when coding for synthesis. The second half of the book applies Verilog coding to the design of a programmable timer and a programmable logic block for peripheral interface. Topics include comments, Verilog data types, primitives, clock generation, Verilog operators, and the state machine.