دانلود کتاب Verilog Digital Computer Design: Algorithms Into Hardware
49,000 تومان
طراحی کامپیوتر دیجیتال Verilog: الگوریتم ها در سخت افزار
| موضوع اصلی | الگوریتم ها و ساختارهای داده |
|---|---|
| نوع کالا | کتاب الکترونیکی |
| ناشر | Prentice Hall |
| تعداد صفحه | 637 |
| حجم فایل | 7 مگابایت |
| کد کتاب | 0136392539,9780136392538 |
| نویسنده | Mark Arnold |
|---|---|
| زبان | انگلیسی |
| فرمت | DJVU |
| سال انتشار | 1998 |
جدول کد تخفیف
| تعداد کتاب | درصد تخفیف | قیمت کتاب |
| 1 | بدون تخفیف | 25,000 تومان |
| 2 | 20 درصد | 20,000 تومان |
| 3 الی 5 | 25 درصد | 18,750 تومان |
| 6 الی 10 | 30 درصد | 17,500 تومان |
| 11 الی 20 | 35 درصد | 16,250 تومان |
| 21 الی 30 | 40 درصد | 15,000 تومان |
| 31 الی 40 | 45 درصد | 13,750 تومان |
| 41 الی 50 | 50 درصد | 12,500 تومان |
| 51 الی 70 | 55 درصد | 11,250 تومان |
| 71 الی 100 | 60 درصد | 10,000 تومان |
| 101 الی 150 | 65 درصد | 8,750 تومان |
| 151 الی 200 | 70 درصد | 7,500 تومان |
| 201 الی 300 | 75 درصد | 6,250 تومان |
| 301 الی 500 | 80 درصد | 5,000 تومان |
| 501 الی 1000 | 85 درصد | 3,750 تومان |
| 1001 الی 10000 | 90 درصد | 2,500 تومان |
ترجمه فارسی توضیحات (ترجمه ماشینی)
طراحی کامپیوتر دیجیتال Verilog: الگوریتم ها در سخت افزار
برای دوره های سطح مقدماتی زبان توصیف سخت افزار Verilog. این متن که توسط یکی از توسعه دهندگان پیش پردازنده Verilog Implicit To One hot (VITO) نوشته شده است، استاندارد صنعتی Verilog Hardware Description Language را به عنوان روشی جدید برای کشف مفاهیم پایدار در طراحی دیجیتال و کامپیوتر، مانند خط لوله معرفی می کند. این نشان می دهد که چگونه شبیه سازی Verilog ابزاری برای کشف اشکالات قبل از ساخت سخت افزار است و چگونه Verilog synthesis ابزاری برای تبدیل خودکار کد منبع به سخت افزار است. ایده آل برای طراحان تازه وارد Verilog، دارای یک چارچوب طراحی سازگار با استفاده از نمودارهای ASM، و شامل بسیاری از نمونه های واقعی و عملی است.
For introductory-level courses in Verilog Hardware Description Language. Written by the co-developer of the Verilog Implicit To One hot (VITO) preprocessor, this text introduces the industry standard Verilog Hardware Description Language as a new way to explore enduring concepts in digital and computer design, such as pipelining. It shows how Verilog simulation is a tool for uncovering bugs prior to hardware fabrication, and how Verilog synthesis is a tool for automatically converting source code into hardware. Ideal for designers new to Verilog, it features a consistent design framework using ASM charts, and contains many realistic, practical examples.
برای فرستادن دیدگاه، باید وارد شده باشید.
نقد و بررسیها
هنوز بررسیای ثبت نشده است.