دانلود کتاب Microprocessor Architecture: From Simple Pipelines to Chip Multiprocessors
49,000 تومان
معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه
| موضوع اصلی | الکترونیک: فناوری ریزپردازنده |
|---|---|
| نوع کالا | کتاب الکترونیکی |
| ناشر | Cambridge University Press |
| تعداد صفحه | 383 |
| حجم فایل | 2 مگابایت |
| کد کتاب | 0521769922,9780521769921 |
| نوبت چاپ | 1 |
| نویسنده | Jean-Loup Baer |
|---|---|
| زبان | انگلیسی |
| فرمت | |
| سال انتشار | 2009 |
جدول کد تخفیف
| تعداد کتاب | درصد تخفیف | قیمت کتاب |
| 1 | بدون تخفیف | 25,000 تومان |
| 2 | 20 درصد | 20,000 تومان |
| 3 الی 5 | 25 درصد | 18,750 تومان |
| 6 الی 10 | 30 درصد | 17,500 تومان |
| 11 الی 20 | 35 درصد | 16,250 تومان |
| 21 الی 30 | 40 درصد | 15,000 تومان |
| 31 الی 40 | 45 درصد | 13,750 تومان |
| 41 الی 50 | 50 درصد | 12,500 تومان |
| 51 الی 70 | 55 درصد | 11,250 تومان |
| 71 الی 100 | 60 درصد | 10,000 تومان |
| 101 الی 150 | 65 درصد | 8,750 تومان |
| 151 الی 200 | 70 درصد | 7,500 تومان |
| 201 الی 300 | 75 درصد | 6,250 تومان |
| 301 الی 500 | 80 درصد | 5,000 تومان |
| 501 الی 1000 | 85 درصد | 3,750 تومان |
| 1001 الی 10000 | 90 درصد | 2,500 تومان |
ترجمه فارسی توضیحات (ترجمه ماشینی)
معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه
این کتاب شرح جامعی از معماری ریزپردازندهها از طرحهای ساده خط لوله کوتاه تا سوپراسکالرهای خارج از نظم ارائه میدهد. در مورد موضوعاتی از قبیل – سیاستها و مکانیسمهای مورد نیاز برای پردازش خارج از دستور مانند تغییر نام ثبت، ایستگاههای رزرو، و بافرهای سفارش مجدد – بهینهسازی برای عملکرد بالا مانند پیشبینیکنندههای شاخه، زمانبندی دستورالعمل، و گمانهزنیهای فروشگاه بار – انتخابهای طراحی بحث میکند. و پیشرفتهایی برای تحمل تأخیر در سلسلهمراتب حافظه پنهان پردازندههای منفرد و چندگانه – چند رشتهای و چند پردازشی پیشرفته با تأکید بر پیادهسازی تکتراشه موضوعات بهعنوان ایدههای مفهومی، با معیارهایی برای ارزیابی تأثیر عملکرد، در صورت لزوم، و نمونههایی از تحقق تاکید بر نحوه کار اشیا در یک جعبه سیاه و سطح الگوریتمی است. نویسنده همچنین جزئیات کافی را در سطح انتقال ثبت ارائه می دهد تا خوانندگان بتوانند درک کنند که چگونه ویژگی های طراحی عملکرد و همچنین پیچیدگی را افزایش می دهند.
This book gives a comprehensive description of the architecture of microprocessors from simple in-order short pipeline designs to out-of-order superscalars. It discusses topics such as – the policies and mechanisms needed for out-of-order processing such as register renaming, reservation stations, and reorder buffers – optimizations for high performance such as branch predictors, instruction scheduling, and load-store speculations – design choices and enhancements to tolerate latency in the cache hierarchy of single and multiple processors – state-of-the-art multithreading and multiprocessing emphasizing single chip implementations Topics are presented as conceptual ideas, with metrics to assess the performance impact, if appropriate, and examples of realization. The emphasis is on how things work at a black box and algorithmic level. The author also provides sufficient detail at the register transfer level so that readers can appreciate how design features enhance performance as well as complexity.

نقد و بررسیها
هنوز بررسیای ثبت نشده است.